Sa mga nagdaang taon, ang mga digital na video surveillance system ay malawakang ginamit sa iba't ibang larangan tulad ng mga bangko, haywey, at mga gusali. Sa mga digital na video surveillance system, ang teknolohiya ng OSD (Sa Screen Display) ay isang kailangang-kailangan na bahagi. Nagbibigay ang OSD sa mga gumagamit ng isang magiliw na interface ng man-machine, na nagbibigay-daan sa mga gumagamit na makakuha ng karagdagang karagdagang impormasyon.
1. Komposisyon ng system
Ang sistemang ipinakilala sa artikulong ito ay isang kumpletong sistema ng surveillance ng video batay sa TI DSP TMS320DM6? 3 at FPGA. Sinusuportahan nito ang 1 channel ng video input at 1 channel ng video output, at nagbibigay din ng isang interface ng network.
Ang pag-input ng video ay napagtanto ng TI-cost-effective na video decoder na TVP5150A. Maaaring mapagtanto ng TVP5150A ang koleksyon ng dalawang pinaghalo na input ng video o isang S-video signal ng video. Ang rehistro ay naka-configure sa pamamagitan ng I2C, at ang output digital signal ng video ay sumusunod sa pamantayan ng ITU656.
Ang digital na signal ng video na na-decode ng TVP5150A ay ipinadala sa DSP sa pamamagitan ng video port 1 ng DM6? 3, at ang kinakailangang pagproseso ng video ay ginaganap ng DSP, at pagkatapos ay output sa remote na aparato ng interface ng network. Sa kabilang banda, pagkatapos ng DM6? Pinoproseso ng 3 ang data ng video na natanggap mula sa network, ito ay ipinapakita at output ng SAA7105 sa pamamagitan ng video port 2 sa pamamagitan ng FPGA.
Ang bahagi ng output ay napagtanto ng SAA7105. Ang SAA7105 ay isang encoder ng video na may mahusay na pagganap ng NXP Company, na maaaring magbigay ng pinagsamang output ng video, output ng VGA video at output ng signal ng video na may mataas na kahulugan na HDTV. Ang kontrol ng SAA7105 ay napagtanto din sa pamamagitan ng I2C, at tumatanggap ito ng digital video signal ng pinaghalo na pamantayan ng ITU656.
Ang bahagi ng pagproseso ng video ay gumagamit ng TI's DSP TMS320DM6 3 upang mapagtanto. Ang pangunahing dalas ng DM6? 3 ay maaaring umabot sa 600MHz, at mayroong dalawang 20-bit na mga port ng video. Sinusuportahan ng mga video port ang mga interface ng digital na video tulad ng BT.656 at Y / C. Isinasama din ng DM6? 3 ang network MAC upang mapagtanto ang pag-access sa network.
Ang bilis ng pag-unlad ng pagganap ng hardware ay palaging mahirap upang matugunan ang mga pangangailangan ng software. Sa unting kumplikadong aplikasyon ng pagpoproseso ng video, responsable ang DSP para sa mga kumplikadong gawain sa pagpoproseso ng video, at ang mga mapagkukunan ay naging masikip. Samakatuwid, sa disenyo ng sistemang ito, ang FPGA ay ginagamit upang mapagtanto ang disenyo ng OSD, na maaaring mabawasan ang pasanin ng DSP.
Ang bahagi ng pagpapatupad ng OSD ay gumagamit ng Xilinx's XC3S250E. Ang XC3S250E ay isang Xilinx SPARTAN-3E series na FPGA na may 250,000 gate ng lohika.
2. Pagpapatupad ng OSD
Ang SAA7105 ay hindi mapagtanto ang pagpapaandar ng OSD, ngunit napagtanto ng XC3S250E. Ang pangunahing control chip DM6? 3 lamang ang kailangang ipaalam sa FPGA ng nilalaman at posisyon na maipakita, at ang tukoy na gawain ay ginaganap ng FPGA. Ang lohikal na diagram ng bloke ng OSD ay ipinapakita tulad ng Larawan 2.
Tumatanggap ang OSD FPGA ng data ng OSD at mga tagubilin sa pagkontrol mula sa DSP DM6 3 sa pamamagitan ng EMIFA, tumatanggap ng data ng video sa pamamagitan ng DSP video port 1, at pinapataas ang impormasyon ng OSD sa data ng video, at inilalabas ito sa encoder ng video SAA7105. Ang mga functional module ng OSD ay inilarawan sa mga sumusunod.
Ang data port ng address ng pag-decode ng module ay nakipag-interfaced sa mababang 32-bit na data ng EMIFA ng DSP DM6 3, at natatanggap ang data at kontrol na impormasyon na ipinadala ng DM6 3. Ang data na ito at ang impormasyong kontrol ay ang orihinal na 32-bit na data na ipinadala ng DM6 3. Ang module ng pag-decode ng address ay naglalagay ng natanggap na data ng OSD, tulad ng nilalaman ng OSD, sa panloob na FIFO ng FPGA sa isang 32-bit na format ng data. Pangunahing ginagamit ang impormasyon sa pagkontrol upang makontrol ang OSD sa pamamagitan ng isang hanay ng mga rehistro ng kontrol.
Mayroon ding module ng interface ng video na direktang konektado sa DSP. Ang module ng interface ng video ay konektado sa video port 2 ng DSP, at iniimbak ang data at kontrolin ang impormasyon mula sa DSP video port. Ang impormasyong ito sa pagkontrol ay direktang naipadala sa module ng control na multi-channel ng OSD, at ang impormasyong kontrol ay direktang kinokontrol din ang video decoder SAA7105.
Ang lohika ng control ng OSD ay naglalabas ng impormasyong kontrol na nakuha mula sa control register group sa bawat functional module ng OSD upang mapagtanto ang kontrol ng OSD. Ang rehistro na pangkat ay higit sa lahat nahahati sa dalawang bahagi: ang isa ay ang asynchronous na rehistro na pangkat, na nagpapadala ng impormasyon ng kontrol tulad ng pag-reset, paganahin ng OSD at piliin ang lapad ng data sa OSD; ang isa pa ay ang magkasabay na grupo ng rehistro, na higit sa lahat ay kinokontrol ang impormasyon ng posisyon ng OSD.
Kinukuha ng module ng pag-decode ng OSD ang data upang maipakita mula sa FIFO alinsunod sa impormasyong kontrol ng control logika, at inilalabas ito sa module ng OSD CLUT sa pagsabay sa data ng video. Ang data na nakuha mula sa FIFO ay ang orihinal na data ng DSP 32-bit, at ang data na kinakailangan ng module ng OSD CLUT ay 8/16-bit, kaya kailangang i-unpack ng module ng OSD na i-unpack ang 32-bit na data alinsunod sa dalas ng video port. Ang 32-bit na data ay ipinadala sa module ng OSD CLUT na may lapad na 8/16.
Ang isa pang pagpapaandar ng module ng FIFO ay upang ilipat ang impormasyon ng katayuan ng FIFO sa module ng generator ng kaganapan ng DMA, tulad ng FIFO na buo o FIFO na walang laman. Sinusubaybayan ng generator ng kaganapan ng DMA ang mga kaganapang ito, at kung nangyari ito, ipinapadala sila sa DM6? 3 sa isang nakakagambalang mode upang makamit ang wastong pagbasa at pagsusulat ng mga operasyon sa FIFO.
Ang module ng OSD CLUT ay naghahanap ng kaukulang halaga ng YCbCr para sa data ng bawat pixel na natanggap mula sa OSD unpacking module, at kinokontrol ang pagkakasunud-sunod ng output ng data ng OSD CLUT na ito. Ang ugnayan ng conversion na ito ay ipinapadala ng DSP sa pamamagitan ng 24-bit data port. Ang data ng module ng OSD CLUT ay direktang output sa module ng multi-channel controller ng OSD.
Tinutukoy ng module ng control na multi-channel ng OS ang data ng output ng video alinsunod sa natanggap na kontrol ng Alpha mula sa module ng OSD CLUT. Kung ang kasalukuyang impormasyon ng OSD, iyon ay, ang kontrol ng bit ng Alpha ay wasto, inilalabas nito ang data ng OSD sa module ng conversion ng data. Kung hindi man, output ang orihinal na data ng video na natanggap mula sa module ng interface ng video upang mapagtanto ang pagpapaandar ng OSD.
Ang output ng data ng OSD multi-channel controller ay hindi direktang ipinadala sa decoder ng video, ngunit sa pamamagitan ng module ng conversion ng data, alinsunod sa mga tukoy na kundisyon ng aplikasyon, naisasagawa ang kinakailangang pagbabago ng format ng data. Maaari itong makita mula sa interface ng interface ng SAA7105 na kapag ang SAA7105 ay na-configure para sa pinagsamang output ng video, ang kinakailangang data ay solong data ng orasan. Sa oras na ito, ang module ng conversion ng data ay hindi gumagawa ng anumang trabaho, at ang data na natanggap mula sa module ng control ng multi-channel na OSD ay naipadala nang buo. Para sa SAA7105; kung ang SAA7105 ay naka-configure sa VGA o HDTV output mode, kinakailangan ang dalawahang data ng gilid ng orasan. Sa oras na ito, binago ng module ng conversion ng data ang solong data ng gilid ng orasan na natanggap mula sa OSD controller sa dalawahang data ng gilid ng orasan at inilalabas ito sa video decoder SAA7105.
Makikita na nakumpleto ng FPGA ang lahat ng gawain ng OSD. Kung nais mong ipakita ang nilalaman ng OSD, DM6? Kailangan lamang ng 3 na magpadala ng mga tagubilin sa kontrol sa FPGA sa pamamagitan ng EMFIA port. Ang mga tagubiling ito, siyempre, ay nagsasama ng nilalaman at impormasyon sa lokasyon ng OSD.
3. Pagkontrol ng OSD
Ang disenyo ng OSD na ipinatupad ng XC3S250E ay gumaganap ng pagpapakita ng OSD batay sa natanggap na lokasyon ng OSD at impormasyon ng nilalaman, nang walang anumang mga paghihigpit sa nilalamang ipinakita ng OSD, na kung saan ay napaka-kakayahang umangkop at maginhawa. Ang sumusunod ay tumatagal ng pagpapakita ng character na OSD Chinese bilang isang halimbawa upang ilarawan ang pagpapatakbo ng kontrol ng OSD.
Upang maipakita nang tama ang mga character na Tsino, ang input na panloob na code ng character na Tsino ay dapat na mai-convert sa kaukulang code ng lokasyon. Para sa pagpapaandar na ito, ginagamit namin ang pagpapaandar Uint32 Code_Converse (unsigned char * CodeNPointer), na ang input ay isang pointer, na tumuturo sa character na Intsik upang mabago. Ang halaga ng pagbabalik ay ang code ng lokasyon na naaayon sa karakter na Tsino. Ang OSD display ay napagtanto ng pagpapaandar ng OSDHZ? Isplay:
walang bisa ang Display ng OSDHZ_ {
Uint8 * pFrame
Uint32 pitch
OSDUTIL_Point * loc
Uint32 CodeQ
OSDHZ? Ont * font
Uint8 fgKulay
Uint8 bgKulay
}
Kabilang sa mga ito, ang Uint8 * pFrame ay ang buffer buffer para sa output ng OSD; Ang pitch ng Uint32 ay ang halaga ng pixel na ipinapakita sa bawat linya; Ang OSDUTIL_Point * loc ay ang posisyon ng pagpapakita ng unang karakter; Ang Uint32 CodeQ ay ang area code upang maipakita ang mga character na Tsino; Ang OSDHZ? Ont * font ay ang font na ginamit upang ipakita ang mga character na Tsino; Ipinapakita ng Uint8 fgColor ang harapan ng kulay ng mga character na Tsino; Ipinapakita ng Uint8 bgColor ang kulay ng background ng mga character na Tsino.
Samakatuwid, kung kailangan mong ipakita ang mga character na Tsino, kailangan mo lamang i-convert ang mga character na Tsino sa kinakailangang sistema ng code, at pagkatapos ay i-output ang na-convert na code ng lugar sa OSD FPGA. Siyempre, upang maipakita ang mga character na Tsino, kailangang-kailangan ang library ng character na Tsino.
Ang aming iba pang mga produkto:
