Maaaring magamit ang pagkaantala ng audio para sa mga live na pag-broadcast ng mga istasyon ng radyo. Naantala nito ang audio signal para sa isang tagal ng panahon bago mag-broadcast, upang maiwasan ang pagdulas ng dila ng host o ilang hindi malusog na komento mula sa madla sa hotline ng madla mula sa pagkalat sa pamamagitan ng broadcasting media, sa gayon makamit ang ligtas na pag-broadcast ng mga live na programa. Bilang isang kagamitan sa antas ng pag-broadcast, ang mga naghihintay sa audio ay may mataas na kinakailangan para sa mga tagapagpahiwatig ng pagganap tulad ng pabago-bagong saklaw, pagbaluktot, signal-to-noise ratio, at tugon sa dalas, kaya't karaniwang ginagamit ang digital na teknolohiya. Gamit ang built-in na full-duplex sound card hard disk ng computer, ang audio signal na kumikislap ay maisasakatuparan ng software, ngunit hindi maginhawa ang paggamit at pagpapatakbo, mahirap ang pagiging maaasahan, at ang pagganap at presyo ay medyo mababa. Ang broadcast-grade digital audio delayer batay sa mataas na katumpakan na Σ-ΔADC at DSP chip na iminungkahi sa papel na ito ay may mga katangian ng mataas na index ng pagganap, simpleng operasyon at kumpletong mga pag-andar. Ang iskema ng disenyo ay naisapersonal.
1 istraktura ng system
1.1 Ang pagsasaayos ng system
Ang delayer hardware ay isang istrakturang pang-master, tulad ng ipinakita sa Larawan 1, na higit sa lahat ay binubuo ng isang solong natutulog na M transmitter 8HC05C8, isang DSP chip MTS320C32, at isang audio codec na CS4224. Ang M68HC05C8 ay ginagamit bilang host ng buong system upang makumpleto ang control function ng system. Bilang core ng system, nakumpleto ng TMS320C32 ang pagpapaandar ng pagka-antala ng signal ng audio. Ang CS4224 at audio input at output conditioning circuit ay nagtutulungan upang makumpleto ang A / D at D / A na conversion ng mga audio signal.
Maaaring magamit ang pagkaantala ng audio para sa mga live na pag-broadcast ng mga istasyon ng radyo. Naantala nito ang audio signal para sa isang tagal ng panahon bago mag-broadcast, upang maiwasan ang pagdulas ng dila ng host o ilang hindi malusog na komento mula sa madla sa hotline ng madla mula sa pagkalat sa pamamagitan ng broadcasting media, sa gayon makamit ang ligtas na pag-broadcast ng mga live na programa. Bilang isang kagamitan sa antas ng pag-broadcast, ang mga naghihintay sa audio ay may mataas na kinakailangan para sa mga tagapagpahiwatig ng pagganap tulad ng pabago-bagong saklaw, pagbaluktot, signal-to-noise ratio, at tugon sa dalas, kaya't karaniwang ginagamit ang digital na teknolohiya. Gamit ang built-in na full-duplex sound card hard disk ng computer, ang audio signal na kumikislap ay maisasakatuparan ng software, ngunit hindi maginhawa ang paggamit at pagpapatakbo, mahirap ang pagiging maaasahan, at ang pagganap at presyo ay medyo mababa. Ang broadcast-grade digital audio delayer batay sa mataas na katumpakan na Σ-ΔADC at DSP chip na iminungkahi sa papel na ito ay may mga katangian ng mataas na index ng pagganap, simpleng operasyon at kumpletong mga pag-andar. Ang iskema ng disenyo ay naisapersonal.
1 istraktura ng system
1.1 Ang pagsasaayos ng system
Ang delayer hardware ay isang istrakturang pang-master, tulad ng ipinakita sa Larawan 1, na higit sa lahat ay binubuo ng isang solong natutulog na M transmitter 8HC05C8, isang DSP chip MTS320C32, at isang audio codec na CS4224. Ang M68HC05C8 ay ginagamit bilang host ng buong system upang makumpleto ang control function ng system. Bilang core ng system, nakumpleto ng TMS320C32 ang pagpapaandar ng pagka-antala ng signal ng audio. Ang CS4224 at audio input at output conditioning circuit ay nagtutulungan upang makumpleto ang A / D at D / A na conversion ng mga audio signal.
Ang CS4224 ay isang 24-bit na audio codec na may mahusay na pagganap. Gumagamit ito ng Σ-Δ na teknolohiya upang magbigay ng full-duplex stereo digital / analog at analog / digital conversion, na may isang dinamikong saklaw na 105dB, maharmonong pagbaluktot at pagpapatakbo ng -97dB, at isang dalas ng sampling na 32kHz, 44.1kHz at 48kHz ay opsyonal. Ang chip ay nagpatibay ng pagkakaiba-iba na input at output, na may on-chip anti-aliasing filter, output smoothing filter at digital de-diin na filter circuit, na may kontrol sa dami ng analog, sumusuporta sa master o alipin na nagtatrabaho mode.
Ang TMS320C32 ay isang mababang-gastos, mataas na pagganap na lumulutang-point na DSP chip, na angkop para sa pagproseso ng boses digital na signal. Sinusuportahan nito ang 24-bit address bus at 32-bit data bus, at maaaring tugunan ang memorya ng malalaking kapasidad na kinakailangan ng naantala. Mayroon din itong serial interface upang mapadali ang interface ng CS4224 na may serial audio data input at output.
Napagtanto ng M68HC05C8 ang interface ng man-machine, namamahala sa display ng keyboard at nakakaantala ng interface ng remote control, at kinokontrol ang pagpapatakbo ng CS4224 at TMS320C32.
1.2 interface ng memorya
Ang TMS320C32 ay may pinahusay na panlabas na interface ng memorya, ang memorya ng programa ay maaaring 16-bit at 32-bit ang lapad, at ang memorya ng data ay maaaring 8/16/32-bit ang lapad. Gumagamit ang TMS320C32 ng dalawang hanay ng mga stro signal signal STRB1 at STRB0, na may magkakaibang mga saklaw ng pagtugon. Ang bawat pangkat ng mga signal ng strobo ay binubuo ng apat na mga pin, na ginagamit bilang mga pipili ng maliit na tilad at mga karagdagang linya ng address. Ang mga katangian ng mga pin ay natutukoy ng rehistro ng kontrol sa bus na naaayon sa bawat pangkat ng mga signal ng strobo. Sa pamamagitan ng pagtatakda ng ilang mga patlang ng rehistro ng kontrol sa bus, maaari mong tukuyin ang uri ng data at ang lapad ng panlabas na memorya.
Gumagamit ang pagkaantala ng dalawang hanay ng mga alaala na may iba't ibang mga lapad. Nag-iimbak ang SRAM ng data ng audio. Itakda ang lapad ng memorya sa 32 bits at ang uri ng data sa 32 bits. Dahil ang audio codec na CS4224 ay 24 bits, talagang gumagamit ito ng 24 bits at binubuo ng tatlong 8-bit SRAMs, bawat isa ay may STRB0_B0 ~ 2 chip seleksyon. Nag-iimbak ang FLASH chip 28F512 ng programa ng pagpoproseso ng signal ng audio ng gumagamit, ang lapad ng memorya ay 8 bits, at ginagamit ang pagpili ng ATRB1_B0 chip.
Pangunahing isinasaalang-alang ng interface ng memorya ang bilis ng memorya upang matukoy kung gaano karaming mga estado ng paghihintay ang kailangang maipasok. Dahil ang dalas ng orasan ng TMS320C32 ay 40MHz, at ang bilis ng pag-access ng memorya ng FLASH ay 150ns, at ang bilis ng pag-access ng SRAM ay 70ns, dapat na ipasok ang isang estado ng paghihintay. Ang TMS320C32 ay may panloob na programmable software wait state generator, piliin ang mode ng pagtatrabaho ng maghihintay na estado generator sa pamamagitan ng SWW domain ng rehistro ng kontrol ng STRBx, at isulat ang bilang ng mga cycle ng makina upang maghintay sa domain ng WTCNT. Dahil ang memorya ng programa at pag-iimbak ng data ay ayon sa pagkaka-strobed ng STRB1 at STRB0, ang kinakailangang bilang ng mga cycle ng makina ay maaaring maitakda alinsunod sa kani-kanilang mga bilis ng pag-access.
Ang TMS320C32 ay may pagpapaandar sa gabay ng programa. Kapag na-reset ang hardware, ang MCBL / MP pin ay mataas, pagkatapos ay gumagana ito sa microcomputer mode, isinasagawa ang on-chip boot program, at nai-load ang programa ng gumagamit sa memorya ng FLASH sa panloob na high-speed RAM upang tumakbo. Ang mode ng boot ay maaaring matukoy ng pin INT0 ～ 3, ang panlabas na address ng pag-load ng memorya ay napili bilang Boot3 area ayon sa mode ng koneksyon ng memorya, at ang signal ng pag-handshake ay hindi ginagamit. Ang harap na dulo ng memorya ng FLASH ay ang header ng programa, kasama ang kinakailangang impormasyon para sa TMS320C32 kapag nag-boot, tulad ng lapad ng panlabas na memorya, ang mga nilalaman ng rehistro ng bus control pagkatapos ng boot, ang haba ng bawat bloke ng data, ang lapad ng target na memorya, at ang uri ng data.
Ang aming iba pang mga produkto:
